FPGA安全性解析

以Flash 为基础的FPGA一般也被认为是完全安全的；当对Flash开关编程后，半导体器件层并不会出现物理变化，因此与反熔丝一样，要通过入侵探测来确定经编程或运行中的器件是非常困难的事。

相反，以SRAM为基础的FPGA就需要外部配置器件 (通常是板上PROM)，在上电时将配置数据码流传送给FPGA。这个码流很容易被黑客截获；又或者说这个PROM能够被复制或直接被人读取其内容。

有些FPGA还包括各种升级功能，有助于保证编程过程中或编程后的安全性。例如，Actel的ProASIC Flash FPGA早就包含了名为FlashLock的功能，采用由用户定义的密钥机制。假如没有这个密钥，就不能对器件进行读、写、验证或擦除操作。器件还提供一个永久性的选项，赋予一次性的编程设定，意味着任何方式都不能读取其设计内容。

这类 Flash FPGA通过物理解构的方式来防止设计盗窃；Flash 的单元位于7层金属之下，几乎不可能从物理层面被解码，因为不能在不干扰已被编程 (或已被擦除) 的Flash晶体管上的电荷下移除这些金属层。

这些器件同时克服了另一个基本问题；没有包含能回读配置数据的机制。传统的FPGA结构都有一个回读功能，让器件可在编程后进行验证。在ProASIC3/E器件中，由于验证过程属于器件编程的固有部分，因此毋需额外的回读功能。

Actel的ProASIC3/E器件进一步扩充了这些安全功能，引进了AES (先进加密标准) 解密核。AES是符合FIPS (联邦信息处理标准) 192版的加密算法，该标准由美国政府机关所采用，以保护那些敏感但并未分类的信息。ProASIC3/E器件采用AES的变种算法，称为Rijndael，利用了长度为128位的密钥。由于可能的密钥数目约在1038量级，因此即使是采用最强大的计算技术，这种密钥也是牢不可破。

AES加密核能同时用于FPGA核本身以及独特 FlashROM (FROM) 内存的加密中。每个FPGA都被分成两部分：FPGA阵列和FlashROM，两者都可独立编程，容许在不改变FPGA核的情况下完成FROM升级。

AES密钥本身存储在专门的片上非挥发性Flash内存中，并不能被读取。这就使设计人员可保护其知识产权，将经AES加密的配置文件提供给代工厂商，只有与拥有正确密钥的器件配合时才能使用，而这个密钥本身可在安全或可信赖的环境中进行编程。

这个功能可让设计人员享有将制造外判的成本优势，同时也为那些想发挥FPGA可编程特点的公司带来更高的安全水平，以便实现后期的设计更改或定制产品配置。

这些设备还可用来实现一个使FPGA制造商引以自豪的功能，即是可执行现场升级。这个可能性在理论上已经存在一段时间：以FPGA为基础的设备可因应标准的改变在现场重新配置，又或如客户决定在订用服务中启动升级功能时。但缺点是从OEM方获取新FPGA配置数据存在安全风险。AES密钥的使用可让ProASIC3器件支持安全的服务内编程 (ISP)。

制造商利用这个功能还可在其它方面获益，例如，订用式服务的设备制造商可利用FROM空间来实现终端设备的安全序列化管理，而所有产品的FPGA结构都进行了相同的编程。AES加密还可以保证数据在PCB板上不同元件之间通信的安全性。数据本身可能就是敏感的信息，如在客户的财务系统中或按用量付费服务的接入控制设备中，又或存在数据被利用于反向工程的风险。加密的通信提供物理性保护措施及防篡改技术以外别具成本效益的保护方法。

FPGA提供各种先进的安全功能，可让制造商通过比以前更安全的途径进行设计和保护数据。选择具备固有安全性的FPGA技术，如Flash，并采用目前元件所提供额外的安全功能，设计人员就可安全地充分发挥可编程逻辑的可编程性和现场升级的灵活性优势。

<< 前一页