采用FPGA协处理器优化汽车信息娱乐和信息通信系统

　　协处理技术将FPGA和控制器或者DSP处理器紧密结合，使它们不再陷于主要的算法过程，而将标准的程序接口驻留在控制处理器中。这种集成方式非常适用于主要数据流或者算法驻留在FPGA或相关存储器的情况。算法由控制处理器产生的低速控制信号进行控制。

　　这种体系结构可以应用于无线通信，以单个FPGA支持GSM/EDGE，WCDMA，1xEVDO和各种802.11协议中的数字处理。否则，对每一个标准都需要特定的硬件设计，从而增加了成本，限制了应用范围。

　　此外，FPGA协处理技术，可应用于图象处理，能够以单个FPGA支持包括MPEG2，MPEG4和H.264在内的多路视频编解码器。实际上，可以同样采用无线通信技术中使用的FPGA。

　　FPGA协处理器通过基于直接内存读写（DMA）的接口，集成在处理器系统中。嵌入式处理器的软件层对每一个协处理器都有应用接口，通过适当的应用协处理器，将初始化程序写入到FPGA中。一旦初始化完成后，软件调用协处理器控制参数，时序和输入、输出数据流。根据采用的不同标准，在FPGA协处理器和控制处理器之间可能需要高级的

通信对话，也可能FPGA协处理器单独进行工作，在这种情况下，控制处理器简单的将算法加载后，便不再参与处理过程。

　　每个加载到FPGA上的程序都必须同周围系统紧密结合。采用FPGA进行编程，需要一个定义好的系统接口，每个基于FPGA的加速器通过它进行通信。一般而言，FPGA需要多个接口连接到控制处理器，存储器和别的外设或者连接器上。FPGA也可以同时有几个协处理器，共享一个控制处理器接口。每个外设或者协处理器可以有附加总线，进行高性能的数据流处理。

　　视频编解码器具有相应的输入和输出。Delphi体系结构的视频输入接口是Amanda协同ASIC的一部分，对视频流采用ITU-R BT.656接口标准。可以进行后级处理，使用ASIC以适用于不同的显示屏。FPGA可能需要连接到另外两个总线上，即存储器总线和主控制器的PCI/MPX总线，它们都与协同芯片相连。通过这三个连接，由存储接口实现宽带通信，PCI/MPX总线实现控制通信，这样，FPGA可以支持视频和通信应用。

　　FPGA为协同主处理器工作的专用处理体系提供了一个可编程平台。FPGA程序与标准处理器体系的程序有根本不同。FPGA提供了可编程逻辑单元，布线，DSP处理模块，存储器和I/O的高性能硬件结构。FPGA的体系结构运行起来同标准的ASSP非常相似，都是通过软硬件开发工具设计实现系统的特定功能。这些开发工具输出的二值图样装入到FPGA中后，定义了所有可编程逻辑单元，布线，DSP处理模块等的功能。二值图样在系统运行时，由主处理器加载。可以产生各种程序图样以支持MPEG2，MPEG4，H.264，GSM/EDGE，WCDMA，1xEVDO，GPS，3D图形加速器或者任何其他可用于汽车信息通信系统的算法。根据娱乐系统中不同的用户菜单选项，专用程序由主处理器下载到FPGA中，并处于主处理器的控制之下。

　　由主处理器控制专用硬件加速器，一般通过寄存器和存储接口实现，每个寄存器控制部分硬件加速器的运行。这适用于Delphi系统的默认协同芯片，也适用于下载到协同FPGA中的协处理器体系。通过使用FPGA可以直接将寄存器和存储器接口标准化，以控制任何编程实现的协处理器。标准化的接口可以定义怎样读取和写入协处理器数据，怎样开始和停止这一过程，怎样进行复位，并包括了一组寄存器实现控制专用操作。所有这些寄存器都是FPGA内线性地址映射的一部分，这样，软件物理器件驱动器能够很容易的读取寄存器。

　　协处理器的软件物理器件驱动器与硬件寄存器接口相比，具有更高级的抽象功能。软件驱动器实现了系统算法参数到控制寄存器的映射，因此可以很容易的编写和维护应用软件。底层的硬件改变时，高层的模型器件驱动器可以保持不变。Delphi系统中的软件体系提出了几个抽象层，将算法实现从其软硬件物理实现中分离出来，为软件或硬件协处理器算法提供了强有力的支持。FPGA协处理器非常适用于这种Delphi软硬件体系。

　　FPGA可以设计应用到许多基本体系和Delphi结构相似的系统中去。这些系统包括一个或者多个控制器或DSP处理器，可以使用FPGA加速实现需要高性能处理的任务。实现FPGA协处理器的关键在于为FPGA设计不同的硬件加速器，外部控制处理器集成硬件加速器，产生进行硬件加速控制的软件层。所需硬件加速器应用包括视频和通信的主流算法。这些应用有广阔的市场，已经开始服务于那些致力于设计标准专用知识产权（IP）硬件加速器的专业公司。这类公司提供通用算法，直接应用到先进的低成本FPGA上。可以直接购买商用MPEG2，MPEG4，H.264，WiFi的IP模块，以及许多其他的视频和通信标准IP模块。